1、16/32/48/64通道24位带恒流源激励DSA动态信号采集板卡诞生了，4个模块同时组合成阵列接入一个FPGA板子，可以实现最多64通道并行同步高速采集，兼容LabVIEW My FPGA开发环境。
2、指标：24位16/32/48/64通道同步并行AI（256KS/s采样率）、PCIe接口、USB3.0接口、Ethernet千兆以太网接口（支持TCP和UDP）、AC/DC耦合自由切换、差分/单端自由切换、量程自由切换（±10V和±2V）。
3、所有通道均可以独立设置是否开启4mA激励恒利源，便于用户接入IEPE/ICP类型传感器。
4、新增特性：支持AC和DC耦合；支持单端和差分采集模式；既可以当成普通DAQ板卡使用；更可以用在DSA动态信号采集领域，可以同时测量大信号与小信号，例如各种IEPE加速度、声音、振动传感器信号采集。
5、通信接口：支持PCIe总线、USB3.0总线和Ethernet千兆以太网（支持TCP和UDP）。
6、价格亲民，彻底摆脱NI DSA动态信号采集板高昂成本造成的困局、释放大家的开发潜能。
更多详细内容也可以观看：神电测控64通道动态信号采集PG-DSA4464视频演示，B站视频链接如下：https://b23.tv/563cqKD
图1：神电测控PCIe+USB3.0+Ethernet三合一版本PG-ZYNQ7100 sbRIO板卡实物图
（作为核心控制器,该sbRIO板卡详细介绍请参考16号pdf）
图2：16通道神电测控动态信号采集板卡实物图（PG-DSA4416）
图3：32通道神电测控动态信号采集板卡实物图（PG-DSA4432）
图4：48通道神电测控动态信号采集板卡实物图（PG-DSA4448）
图5：64通道神电测控动态信号采集板卡实物图（PG-DSA4464）
图6：16通道神电测控DSA4416模块+ZYNQ7100 sbRIO构建动态信号采集卡（正面）
图7：16通道神电测控DSA4416模块+ZYNQ7100 sbRIO构建动态信号采集卡（后面）
图8：32通道神电测控DSA4432模块+ZYNQ7100 sbRIO构建动态信号采集卡（正面）
图9：32通道神电测控DSA4432模块+ZYNQ7100 sbRIO构建动态信号采集卡（后面）
图10：48通道神电测控DSA4448模块+ZYNQ7100 sbRIO构建动态信号采集卡（正面）
图11：48通道神电测控DSA4448模块+ZYNQ7100 sbRIO构建动态信号采集卡（后面）
图12：64通道神电测控DSA4464模块+ZYNQ7100 sbRIO构建动态信号采集卡（正面）
图13：64通道神电测控DSA4464模块+ZYNQ7100 sbRIO构建动态信号采集卡（后面）
1.1、性能简介
ADC采集通道数：16/32/48/64
分辨率：24 bit
采样率：256KS/s（支持任意调节，实际采样率=FPGA衍生时钟/512）
信号带宽：100KHz
激励恒流源：4mA（支持开启或者关闭）
输入量程：±2V/±10V
耦合方式：AC耦合与DC耦合
输入模式：单端/差分
底噪：Vpp：120uV Vrms：20uV
高可靠性：数模通信由光耦+磁耦连接。
1.2、板卡供电
模块供电方式：12V/5V/3.3V供电。其中，5V和3.3V可由2*20标准扩展口提供。12V可由扩展口提供，也可以外部单独输入。
2、模拟信号输入采集接口
PG-DSA4416动态信号采集卡BNC接口与软件里面的通道号对应关系图如图14所示。
图14：PG-DSA4416采集卡BNC接口与通道号对应关系
另外，我们还会提供可拔插端子接口的版本供用户选择。
图15：PG-DSA4416采集卡插拔端子与通道号对应关系
为了更好的理解，最下来的拨码开关档位说明，这里给出一个PG-DSA4416板卡的外部模拟电压信号输入示意图，如图16所示。
图16：PG-DSA4416板卡输入模拟结构等效图
其中，输入方式（差分/单端）；激励模式是否开启（4mA恒流源）；AC/DC耦合方式，这些都可以通过板卡上的拨码开关进行切换，如图17所示。
图17：8个拨码开关分成两组（1..4和5..8分别对应上下两个BNC通道）
为了减小板卡体积，我们将相邻两个通道的BNC采用高度集成的双层BNC接口；其中，UP组（拨码开关5..8）对应上层那个BNC;DN组（拨码开关1..4）控制下层那个BNC接口。每个BNC输入，由4个开关控制，上下两个BNC共有8个拨码开关管理。
下面，介绍一下每个BNC对应的4个拨码开关功能作用：
1）第1个拨码开关：切换到ON方向，可以将4mA恒流源激励接入VIN+，即通过BNC中心正极输出来给到外部IEPE传感器。
2）第2个和第3个拨码开关：分别对应BNC正负极（VIN+/VIN-）的AC/DC切换。切换到ON方向，则为DC直流耦合，10M输入电阻；切换到OFF方向，则为AC交流耦合。
3）第4个开关：拨到ON侧，可以让BANK负极（VIN-）短接板子模拟地，相当于模拟信号单端输入采集。
3、板卡与FPGA板子数字通信接口简介
图18：神电测控PG-DSA4416板卡数字通信接口示意图
为了适配市面上常见的FPGA开发板扩展口，比如黑金的2*20p的3.3V数字DIO扩展口，如图19所示。我们特地PG-DSA4416模块的数字通信接口按照40p方式去定义。
图19：常见（黑金）2*20p数字IO扩展端口定义（黑金这里的VCC是3.3V）
这种2*20pin端口，里面本身提供了5V和3.3V电源，但是没有12V电源，因为我们的PG-DSA4416采集模块需要采集正负电压信号，除了5V、3.3V外，还需要1路12V给板卡上的很多芯片进行供电，为了方便用户自己做板子集成我们的PG-DSA4416模块，我们将原本40p扩展口里面的最后一个引脚也就是40号引脚通过焊锡短接的方式与外部12V相连，如图20所示。
图20：我们PG-DSA4416板卡上的40pin引脚定义（唯独40脚不一样）
注意1：如果用户自己画一个FPGA底板，可以将40号引脚引入一个12V电源，然后将我们的板卡插上去；但是千万要注意，如果将板卡接入市面上通用的FPGA板子的40p扩展槽里面，一定要把PG-DSA4416板子背面40脚旁边的短路焊盘断卡，把焊锡弄掉，否则的话，然后从外部单独给PG-DSA4416板卡供一个12V电源，如图21所示。如果这个40号引脚接了外面12V，那么插到黑金FPGA板子上的话，直接会把FPGA板子的3.3V电路全部烧掉，切记！因此，出厂的时候，我们会把上面图9所示的40脚旁边的焊锡弄掉，相当于开路。注意：如果是我们的ZYNQ7100 sbRIO底板，直接短接40号引脚旁边的焊点即可。出厂的时候，我们都处理好了，用户直接当成货架产品使用就可以了。
图21：PG-DSA4416采集卡上的12V电源接口（端子）
注意2：为了节约板子面积，我们的PG-DSA4416采集卡上的40pin扩展口引脚间距是2.0mm，而市面上大部分FPGA开发板的40pin扩展口引脚间距是2.54mm，所以我们需要从网上买一根2.54mm转2.0mm的排线，如图22所示。
https://item.taobao.com/item.htm?id=535551032280&pisk=geWusEmLQ_R7EiavMt976z0IEWNvwL9CLwHpJpLUgE8bAbh8VB-FxwXdwM8pKwbh-UdUPLBhoGsLV9EWUJxFWZvd2ULdokbRAvU7OLHE-asaPgLLV9Yeoa7HOuTp8ebdY_EYBRI5Vp9eKPeTB_V6Z3boLekzYq-JfoKzc_yF_p9UWycxLQwMdNiX9Alrgn8XxH-eaw-43hY2YbJF8ER2bh3yLw7e0i-6fYke8HJ43EtiUb-y4KS2YHKE8p7F0oxBueJeawSqgRkeS9Wf3rrF0a6fcyB2qQYN4USR2tlHNbsJo82PnsAX7ALmLvWDqirzauMg9F56yCLhu-HkKi-hoCCuSYbhYG1ei90z2N7Vtw-fGycHS6SR16R048SDEUAD2ZnZiLfFP9A5ZDZ10L7f1FOzGrtceOdH5I04ziIDzCfhyrMey1jVoCBxkApN1ZXH_dSPijlNL_DBz4RtOXOycnYOoLzZzDk-pBq0mfNWant8WoqmOXOycnYTmocsRQ-X2PC..&spm=tbpc.boughtlist.suborder_itempic.d535551032280.35de2e8d0QHnsi&skuId=3194839398823
图22：2.54mm间距转2.0mm间距的40pin排线
4、PG-DSA4416数字信号DIO引脚功能说明
下面是PG-DSA4416采集卡的40pin扩展口引脚功能定义：
PIN | NET |
| function describe | DIR | PIN | NET |
| function describe | DIR |
3 | HDIO_0 | N | EEPROM SDA | IO | 4 | HDIO_0 | P | EEPROM SCL | IO |
5 | HDIO_1 | N | DRDY_B | O | 6 | HDIO_1 | P | DCLK_B | O |
7 | HDIO_2 | N | DOUT0_B | O | 8 | HDIO_2 | P | DOUT1_B | O |
9 | HDIO_3 | N | DEC0/SDO_B | O | 10 | HDIO_3 | P | XTALIN | I |
11 | HDIO_4 | N | DRDY_A | O | 12 | HDIO_4 | P | DCLK_A | O |
13 | HDIO_5 | N | DOUT0_A | O | 14 | HDIO_5 | P | DOUT1_A | O |
15 | HDIO_6 | N | DEC0/SDO_A | O | 16 | HDIO_6 | P | START | I |
17 | HDIO_7 | N | MODE4_A | I | 18 | HDIO_7 | P | MODE0_A | I |
19 | HDIO_8 | N | MODE1_A | I | 20 | HDIO_8 | P | MODE2_A | I |
21 | HDIO_9 | N | MODE3_A | I | 22 | HDIO_9 | P | ST0/CS_A | I |
23 | HDIO_10 | N | ST1/SCLK_A | I | 24 | HDIO_10 | P | DEC1/SDI_A | I |
25 | HDIO_11 | N | DEC0/SDO_A | I | 26 | HDIO_11 | P | DEC0/SDO_B | I |
27 | HDIO_12 | N | CH7GAIN(15) | I | 28 | HDIO_12 | P | CH6GAIN(14) | I |
29 | HDIO_13 | N | CH5GAIN(13) | I | 30 | HDIO_13 | P | CH4GAIN(12) | I |
31 | HDIO_14 | N | CH3GAIN(11) | I | 32 | HDIO_14 | P | CH2GAIN(10) | I |
33 | HDIO_15 | N | CH1GAIN(9) | I | 34 | HDIO_15 | P | CH0GAIN(8) | I |
35 | HDIO_CLK | N | LOADB | I | 36 | HDIO_CLK | P | LOADA | I |
为了更容易理解这些引脚的含义，我们将40pin扩展口与VHDL网表文件里面的端口对应关系整理出来，如表1所示。
表1：接线盒信号引脚定义说明
下面依次介绍一下每个引脚的功能含义：
1） HDIO_00_N、HDIO_00_P：这2个引脚接了一颗EEPROM供用户存储自定义信息，如模块的校准参数，数字编码等，开放给用户的。
2） HDIO_1..6：为高速串行通信接口。
3） XTALIN：为32M时钟方波输入。
4） Start：为同步信号输入。
5） HDIO_7..10：为CH0~7和CH8~15共用的IO。两颗芯片并联共用（对于非共用部分，A代表CH0-7、B代表8-15）；
6） HDIO_11: 从上面的表格可以看到 DEC0/SDO_B DEC0/SDO_A 均占用了两个IO。是因为光耦的方向，不是双向的。他们对应AD芯片是同一个引脚，但在数字IO端子这边，需要输入输出分开。在PIN模式下，使用输入接口。在SPI模式下，用到输出接口。
7） HDIO_12..15:量程配置,拉低电平切换为±10V，拉高电平设置为±2V。另外，需要注意的是，CH0GAIN~CH7GAIN是与CH8GAIN~CH15GAI一一对应的，二者共用IO，比方说，GAIN0这个引脚同时控制了BNC通道0和BNC通道8，那么我们怎么解决8个增益控制16个通道呢？这就要配合下面的LOADA和LOADB引脚了。
8） LOADA和LOADB引脚：这两个引脚可以起到增益也就是量程锁存的作用。
LOADA高电平则接受CH0GAIN ~ CH7GAIN控制
LOADB高电平则接受CH8GAIN ~ CH15GAIN控制
LOADA LOADB同时为高电平，则CH0GAIN ~ CH7GAIN和CH8GAIN ~ CH15GAIN同时生效。同时，提供一个系统复位功能。
那么现在回答7）里面的问题，我们如何通过一个GAIN0引脚控制BNC0和BNC8量程呢？比如想把BNC0设置为±10V，BNC8设置为±2V，这里，我们可以先把GAIN0拉低，然后拉高LOADA，拉低LOADB，此时BNC0处于±10V量程锁存状态，而LOADB因为是低电平，所以不会GAIN0不会对BNC8通道增益产生影响；接着，我们可以将GAIN0拉高，LOADA拉低，LOADB拉高，此时，BNC0增益维持不变，BNC8量程生效变成了±2V。
5、PG-DSA4416板卡的4mA恒流源激励输出验证
将万用表表笔插到电流档，然后红色表笔接入BNC中心正极，黑色表笔接到BNC外壳上，然后用镊子将该通道BNC对应的第1个拨码开关拨到ON状态，如图23所示。
图23：将拨码开关1拨到ON状态开启4mA恒流源激励输出
此时，可以看到万用表上的电流数值变成了4mA，如图24所示；如果将拨码开关拨回OFF状态，万用表测量的电流又变成了0mA，说明这个拨码开关可以随时切换输出4mA激励电流输出，如果BNC外接的是IEPE/ICP这类需要需要恒流源激励的振动、加速度、声音传感器，需要开启4mA激励源，也就是拨到ON状态。
图24：万用表上测量到的4mA电流（拨码开关1拨到ON侧）
6、PG-DSA44xx系列板卡结合PG-ZYNQ7100 sbRIO板卡LabVIEW源代码（类似NI sbRIO系列板卡自主开发，充分发挥图形化LabVIEWFPGA编程优势）
提醒：关于LabVIEW如何开发任ZYNQ FPGA芯片程序及其原理和开发过程，可以参考神电测控编写的《LabVIEW ZYNQ FPGA Pro20开发宝典》
图25：上位机LabVIEW出厂项目范例程序
图26：64通道DSA动态信号采集上位机VI前面板（通过TCP传输）
图27：64通道DSA动态信号采集上位机VI程序框图（通过TCP传输）
图28：64通道DSA动态信号采集上位机VI前面板（通过USB3.0传输）
图29：64通道DSA动态信号采集上位机VI程序框图（通过USB3.0传输）
图30：64通道DSA动态信号采集下位机ZYNQ PL端FPGAVI范例程序
图31：64通道DSA动态信号采集下位机ZYNQ PL端FPGAVI前面板（PL端FPGA VI采集数据通过内部高速DMA通道传给PS端Linux RTVI）
图32：64通道DSA动态信号采集下位机ZYNQ PL端FPGAVI程序框图（PL端FPGA VI采集数据通过内部高速DMA通道传给PS端Linux RTVI）
图33：64通道DSA动态信号采集下位机ZYNQ PL端FPGAVI前面板（PL端FPGA VI采集数据通过USB3.0直接传给PC端VI）
图34：64通道DSA动态信号采集下位机ZYNQ PL端FPGAVI程序框图（PL端FPGA VI采集数据通过USB3.0直接传给PC端VI）
图35：64通道DSA动态信号采集下位机ZYNQ PS端LinuxRT VI范例程序
图36：64通道DSA动态信号采集下位机ZYNQ PS端LinuxRT VI前面板
图37：64通道DSA动态信号采集下位机ZYNQ PS端LinuxRT VI程序框图
